 |
Verilog Sabitlerin Tanımlanması |
 |
08-20-2012
|
#1 |
|
Prof. Dr. Sinsi
|
Verilog Sabitlerin TanımlanmasıSabitlerin Tanımlanması Temel söz dizimi şu şekildedir  <Genişlik (bit cinsinden)>'<taban harfi><sayı>Örnekler: 12'h123 - 16'lık tabanda 123 (12 bit kullanarak) 20'd44 - Ondalık tabanda 44 (20 bit kullanarak - 0 ile otomatik olarak genişletilir )4'b1010 - ikilik tabanda 1010 (4 bit kullanarak) 6'o77 - Sekizlik tabanda 77 (6 bit kullanarak) Kaynak : Wikipedia |
|
 |
Üye olmanıza kesinlikle gerek yok !
Konuya yorum yazmak için sadece buraya tıklayınız.
Bu sitede 1 günde 10.000 kişiye sesinizi duyurma fırsatınız var.
IP adresleri kayıt altında tutulmaktadır. Aşağılama, hakaret, küfür vb. kötü içerikli mesaj yazan şahıslar IP adreslerinden tespit edilerek haklarında suç duyurusunda bulunulabilir.
Konuya yorum yazmak için sadece buraya tıklayınız.
Bu sitede 1 günde 10.000 kişiye sesinizi duyurma fırsatınız var.
IP adresleri kayıt altında tutulmaktadır. Aşağılama, hakaret, küfür vb. kötü içerikli mesaj yazan şahıslar IP adreslerinden tespit edilerek haklarında suç duyurusunda bulunulabilir.
«
Önceki Konu
|
Sonraki Konu
»
|
|
ForumSinsi.com hakkında yapılacak tüm şikayetlerde ilgili adresimizle iletişime geçilmesi halinde kanunlar ve yönetmelikler çerçevesinde en geç 1 (Bir) Hafta içerisinde gereken işlemler yapılacaktır. İletişime geçmek için buraya tıklayınız.