Verilog Sabitlerin Tanımlanması
 

Sabitlerin Tanımlanması
Temel söz dizimi şu şekildedir. <Genişlik (bit cinsinden)>'<taban harfi><sayı>
Örnekler:

12'h123 - 16'lık tabanda 123 (12 bit kullanarak)
20'd44 - Ondalık tabanda 44 (20 bit kullanarak - 0 ile otomatik olarak genişletilir.)
4'b1010 - ikilik tabanda 1010 (4 bit kullanarak)
6'o77 - Sekizlik tabanda 77 (6 bit kullanarak)

Kaynak : Wikipedia