![]() |
Verilog Tarihçe |
![]() |
![]() |
#1 |
Prof. Dr. Sinsi
|
![]() Verilog TarihçeTarihçe Başlangıç Verilog 1983/1984 yıllarında Automated Integrated Design Systems (daha sonraları " Gateway Design Automation" olarak ismi değiştirildi) Phil Moorby ve Prabhu Goel tarafından icat edilmiştir ![]() ![]() ![]() ![]() Verilog-95 VHDL'in o zamanlar ki yükselen başarısı karşısında Cadence, dili standardlaştırmaya açmaya karar vermiştir ![]() ![]() ![]() ![]() Verilog 2001 Orijinal Verilog-95 standardında kullanıcılar tarafından bulunan eksikler kapatılarak IEEE'ye tekrar gönderilen standarttır ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() Verilog 2005 Verilog 2005 (IEEE Standard 1364-2005) SystemVerilog ile karıştırılmamalıdır ![]() ![]() ![]() SystemVerilog Systemverilog, Verillog 2005'in bir üst kümesi olarak tasarım doğrulama, tasarım modelleme gibi özellikleri olan bir dildir ![]() Kaynak : Wikipedia |
![]() |
![]() |
|