Seri Giriş, Paralel Çıkış

Seri Giriş, Paralel Çıkış
Seri-giriş/paralel-çıkışlı bir kaydıran yazmaç seri-giriş/seri-çıkışlı bir kaydıran yazmaca şu açıdan benzer, dahili depolama elemanlarına veri gönderir ve seri çıkışı ve veri çıkışı pinlerinden veriyi dışarı gönderir Farklı noktası bütün dahili aşamaları çıktı olarak sunar Böylece seri-girişli/paralel-çıkışlı bir kaydıran yazmaç seri formatı paralel formata dönüştürür Dört saat darbesiyle dört veri biti tek bir hat üzerinden veri girişine verilirse veri dördüncü saat darbesinin sonunda dört çıkışta QA dan QD ye aynı anda veri çıkışı olur

Seri-giriş/paralel-çıkışlı kaydıran yazmacın pratik uygulaması tek hat üzerindeki seri formattaki veriyi çok hattaki paralel formata çevirmesidir Belki dört (QA QB QC QD ) çıkışında dört tane LED i (Light Emitting Diodes) yakarız

Seri-girişli/paralel-çıkışlı kaydıran yazmacın yukarıdaki detayları oldukça kolaydır Her kademe çıkışına bağlantı eklenmiş bir seri-giriş/seri-çıkışlı kaydıran yazmaca benzer Seri veri SI (Seri Giriş) dan verilir Kademe sayısına eşit olan bir kaç saat zamanı sonunda yukarıdaki şekilde giren ilk veri biti SO (Seri Çıkış (QD)) den çıkar Genelde SO pini bulunmaz Son basamak (yukarıda QD) SO görevi yapar ve varsa sıradaki pakete basamaklanır
Seri-giriş/paralel-çıkışlı kaydıran yazmaç seri-giriş/seri-çıkışlı bir kaydıran yazmaca bu kadar benzerse, üretilen neden bu iki çeşidi de üretiyorlar? Neden sadece seri-giriş/paralel-çıkışlı kaydıran yazmacı üretmiyorlar? Aslında seri-giriş/paralel-çıkış kaydıran yazmacı 8-bitten büyük olmadığı durumlarda üretirler Seri-giriş/seri-çıkış kaydıran yazmaçları 18 den 64-bite kadar 8-bitli uzunluktan daha fazla özelliğe sahip olur 64-bitli seri-giriş/paralel-çıkış kaydıran yazmacı bu kadar fazla çıkış pini gerektireceğinden pratik olmaz Yukarıdaki kaydıran yazmaç için aşağıdaki dalga formlarına bakınız

Kaydıran yazmaç bir veriden önce CLR' ile temizlenmiştir Bu aktif bir düşük sinyaldir ve kaydıran yazmacın içindeki bütün D tipi Flip-Flop ları temizler SI girişindeki seri verinin 1011 dizilişine dikkat edin Bu veri CLK ile senkronize edilmiştir Eğer başka bir kaydıran yazmaçtan besleniyorsa bu durum geçerlidir, örnek olarak burada gösterilmeyen paralel-giriş/seri-çıkışlı kaydıran yazmaçtır t1 deki ilk saatte SI daki 1D sinden Q suna gönderilir t2 sonunda bu ilk veri biti QB dedir t3 sonunda bu QC dedir t4 sonunda QD dedir Dört saat darbesi ilk veri bitini QD ye kadar gönderdi 0 olan ikinci veri biti dördüncü saat sonunda QC dedir Üçüncü veri olan 1 QB dedir Dördüncü veri biti olan 1 QA dadır Böylece 1011 veri giriş düzeni (QD QC QB QA) kapsanmıştır Şimdi bu dört çıkış üzerinde de mevcuttur verisi ilk kaydıran yazmacın basamağının
Dört çıkışta t4 saatinden hemen sonra ve t5 den hemen önce bulunur Bu paralel veri bu iki zaman arasında kullanılmalı veya kaydedilmelidir veya t5 ten t8 kadar olan saatlerde QD basamağına gönderildiğinden dolayı kaybolur, bu yukarıda gösterilmiştir
Seri-giriş/ paralel-çıkışlı cihazlar
Seri-girişli/paralel-çıkışlı kaydıran yazmaçların entegre devrelerine Texas Instruments in katkılarıyla daha yakından bakalım Cihaz veri tablolarının tamamı için veri tablolarını takip edin

• SN74ALS164A seri-giriş/ paralel-çıkışlı 8-bitli kaydıran yazmaç
• SN74AHC594 seri-giriş/ paralel-çıkışlı 8-bitli çıkış yazmacı olan kaydıran yazmaç
• SN74AHC595 seri-giriş/ paralel-çıkışlı 8-bitli yazmacı olan kaydıran yazmaç
• CD4094 seri-giriş/ paralel-çıkışlı 8-bitli yazmacı olan kaydıran yazmaç

74ALS164A bizim önceki diyagramımızla sadece iki seri giriş olan A ve B haricinde neredeyse aynı Kullanılmayan giriş diğer girişi aktive etmek için yükseğe çekilmelidir Yukarıda bütün aşamaları göstermiyoruz Fakat aşağıda bütün çıkışlar pin numaraları ile birlikte ANSI sembolü üzerinde gösterilmiştir

Yukarıdaki ANSI sembolünün kontrol kısmındaki CLK girişinin iki tane dahili C11 önekine sahip her şeyi kontrol eder Bu 1D deki veriyi zamanlamak olabilir (/) işaretinden sonraki ok ile gösterilen ikinci fonksiyon kaydıran yazmaçdaki verinin sağa (aşağı) kaymasıdır Sekiz adet çıkış sekiz adet yazmacın sağında kontrol bölümünün altında bulunur İlk basamak A&B girişinin yerleşebilmesi için diğerlerinden daha geniştir fonksiyonu vardır, bu fonksiyonlar

Yukarıdaki dahili mantık diyagramı 74AHC594 ün TI (Texas Instruments) tarafından verilen veri tablosundan uyarlanmıştır Yukarı satırdaki "D" tipi FF lar seri-giriş/paralel-çıkışlı bir kaydıran yazmaç oluşturur Bu bölüm daha önce tanımlanan cihazlar gibi çalışır Kaydıran yazmacın (QA' QB' dan QH'ya) çıkışlarının yarısı paralelinde bulunan alt kısımdaki yarımın "D" tipi FF larını besler QH' (pin 9) opsiyonel basamaklanmış aygıt paketine gönderilir
RCLK deki tek pozitif saat kenarı veriyi alttaki FF un D sinden Q suna gönderir Bütün 8-bitler çıkış yazmacına (bir depolama öğeleri koleksiyonu) paralel olarak gönderilir Çıkış yazmacının amacı yeni veriler yukarıdaki kaydıran yazmaç bölümüne girerken sabit bir veri çıkışını sağlamaktır Bu eğer çıkışlar röleler, vanaları, motorları, solenoitleri, kornaları yada vızıltılı zilleri besliyorsa gereklidir Bu özellik besleme sırasındaki titreşim önemli değilse LED leri beslemede gerekli olmayabilir
74AHC594 ün kaydıran yazmaç (SRCLK) ve çıkış yazmacı ( RCLK) için ayrı saatleri olduğuna dikkat edin Aynı şekilde kaydıran yazmaç SRCLR ile temizlenir ve çıkış yazmacı da RCLR temizlenir Devreye güç verildiğinde çıkışları bilinen bir duruma getirmek tercih edilir, özellikle röleleri, motorları vs besliyorsak Aşağıdaki dalga formları verinin kayma ve kilitlenmesini gösterir

Yukarıdaki dalga formları 4-bitli bir verinin 74AHC594 ün ilk dört basamağına verilişini ve ardından çıkış yazmacına paralel transferini gösterir Gerçekte 74AHC594 8-bitlik bir kaydıran yazmaçtır ve 8-bitlik bir veriyi beslemek 8-saat süresi alır, bu normal çalışma modudur Fakat bizim gösterdiğimiz 4-bit yerden kazandırır ve çalışmasını uygun şekilde gösterir
t0 dan yarım saat zamanı öncesinde yazmacı SRCLR'=0 ile temizleriz Verinin kaymasından önce SRCLR' serbest bırakılmalıdır t0 dan hemen önce RCLR'=0 ile çıkış yazmacı temizlenir Bu da serbest bırakılır ( RCLR'=1)
1011 verisi t0 ile t4 saatleri arasında SI pinine gönderilir Dahili kaydırma aşamaları olan QA' QB' QC' QD' de t1 t2 t3 t4 saatleriyle veri gönderilir Bu veri bu basamaklarda t4 ve t5 arasında bulunur t5 den sonra istenilen veri (1011) bu dahili kaydıran yazmaçlarda bulunmaz
t4 ile t5 arasında pozitif giden RCLK uygulayarak 1011 verisini QA QB QC QD sayma çıkışlarına göndeririz SRCLK lerde (t5 den t8) içeriye daha çok veri (0) girdikçe eski veri burada donacak Burada başka bir RCLK uygulanmadıkça veride bir değişiklik olmayacaktır

74AHC595 594 ile benzerdir, aralarındaki tek fark RCLR' nin OE' ile yer değiştirmesidir bu da sekiz çıkış saymaç bitinin her birinin çıkışında üç-durumlu tamponu aktive eder Çıkış yazmaçları temizlenememesine rağmen çıkışlar OE'=1 ile birbirinden ayrılabilir Bu harici pull-up ve pull-down dirençlerinin sistem çalışması anında herhangi bir röle, solenoit veya vana sürücülerini bilinen bir duruma zorlamasını sağlar Sistem başlatıldığında ve bir mikroişlemci veriyi 595 e kaydırıp orada kilitlediğinde çıkışın aktif olması durumunda (OE'=0) röleleri, solenoitleri ve vanaları uygun veriyle beslediği söylenebilir, fakat daha önce söylenemez

Yukarıda bu cihazlar için öngörülen ANSI sembolleri vardır C3 veriyi 2,3D denin 3SER) sürer C3/ dan sonraki ok kaydıran yazmacın sağa (aşağıya) kaymasını gösterir, bu yazmaç kontrol bölümünün altında 595 sembolünün solundaki 8-basamaktır 2,3D ve 2D nin 2 öneki bu basamakların R2 (harici SRCLR') tarafından reset edilebileceğini gösterir önekinde gösterildiği gibi seri girişe (harici
594 üzerindeki 1,4D nin 1 öneki R1 (harici RCLR') in çıkış yazmacını resetleyebileceğini gösterir, bu yazmaç kaydıran yazmaç kısmının sağ tarafındadır Harici OE' de EN bulunan 595 çıkış yazmacını resetleyemez Fakat EN üç durumlu (evirilmiş üçgen) çıkış tamponlarını aktive eder 594 ve 595 in sağa doğru bakan üçgeni dahili tamponu gösterir 594 ve 595 in ikisininde çıkış yazmaçları 1,4D ve 4D4 ile belirtildiği gibi C4 tarafından zamanlanır nin

CD4094B 3 ile 15VDC aralığında çalışan bir kilitlemeli kaydıran yazmaçtır, bu daha önceki 74AHC594 e bir alternatif cihazdır SAT C1 SERİ GİRİŞ den 1D nin 1SAAT girişinde /C1 in (sağ-ok) /(ok) şeklinde belirtilmiştir önekinden anlaşıldığı gibi veri gönderir Bu aynı zamanda sağa kaydıran yazmacın saatidir (sembolün sol yarısı) bu
STROBE C2 sembolün sağ tarafındaki 8-bitlik çıkış yazmacının saatidir 2D nin 2 si C2 nin çıkış yazmacının saati olduğunu gösterir Çıkış kilidindeki ters üçgen çıkışın üç durumlu olduğunu gösterir, EN3 tarafından aktive edilir Ters üçgenden önceki 3 ve EN3 ün 3 ü genelde ihmal edilir çünkü herhangi bir EN (enable) nin üç durumlu çıkışları kontrol edeceği anlaşılır
QS ve QS' kaydıran yazmaç basamağının kilitlenmemiş çıkışlarıdır QS sıradaki bir cihazın SERİ GİRİŞ ine bağlanabilir
Practik uygulamalar
Seri-giriş/paralel-çıkış kaydıran yazmacın gerçek-dünyadaki bir uygulaması bir mikroişlemciden uzaktaki bir panel göstergesine veri aktarılmasıdır veya seri formatlı veri kabul eden herhangi bir uzak çıkış cihazı da olabilir

"Uzaktan miniklavye ve ekran ile alarm" şekli paralel-giriş/ seri-çıkışlı kısımdan gelen veri ile birlikte ek uzaktaki ekran ile burada tekrarlanmıştır Böylece ana alarm kutusuna bağlı alarm devrelerinin durumunu gösterebiliriz Eğer Alarm açık bir pencere algılarsa, bizi bilgilendirmek için uzaktaki ekrana seri veri gönderir Miniklavye ve ekran muhtemelen uzaktaki aynı kutuda bulunacaktır, yani ana alarm kutusunda ayrı bir yerde olacaktır Fakat bu bölümde biz sadece gösterge paneline bakacağız
Eğer gösterge Alarm la aynı kart üzerinde olsaydı sekiz adet LED e sekiz tane kablo götürüp, güç ve topraklama içinde iki tane kablo götürürdük Bu sekiz kablonun uzak mesafede bulunan bir panele götürülmesi tercih edilmez Kaydıran yazmaçları kullanarak sadece beş kablo götürmek zorundayız, bu kablolar saat, seri veri, strobe, güç ve topraktır Eğer panel ana karttan sadece birkaç santim uzakta olsaydı bile kablo sayısını düşürmek güvenirliği artırmak için tercih edilirdi Ayrıca bir mikroişlemcideki pinlerin çoğunu tamamen kullanırız ve çıkışların sayısını artırmak için seri teknikleri kullanmak zorunda kalırız Sayısal dan Analoga çeviriciler gibi bazı entegre devre çıkış cihazları mikroişlemcilerden veri alan seri-giriş/paralel-çıkışlı kaydıran yazmaçlara sahiptir Burada gösterilen teknikler bu parçalara uygulanabilir

Biz çıkış yazmacı ile birlikte 74AHC594 seri-giriş/ paralel-çıkışlı kaydıran yazmacını seçtik; fakat gönderilen veriyi çıkış pinlerine paralel olarak yüklemek için ekstra bir RCLK pinine ihtiyaç vardır Bu ekstra pin veri gönderilirken çıkışların değişmesini önler Bu LED ler için çok büyük bir problem değildir fakat röleleri, vanaları ve motorları vs beslerken bir problem olabilir
Mikroişlemcinin içinde çalıştırılan kod çıkarılacak 8-bitlik veri içerir Bir bit "Seri veri çıkışı" pinindeki çıkış olabilir, bu da uzaktaki 74AHC594 ün SER ini besler Sonra mikroişlemci düşükten yükseğe "Kayan saat" üzerinde bir geçiş oluşturur, bu da 595 kaydıran yazmacının SRCLK sini besler Bu pozitif saat SER deki bu veri bitini ilk kaydıran yazmaç basamağının "D" sinden "Q" suna gönderir Kaydıran yazmaç ve çıkış pinleri (QA dan QH ye) pinleri arasında bulunan 8-bitlik çıkış yazmacından dolayı şu anda bunun QA LEDi üzerine hiç bir etkisi yoktur, sonuçta kaydıran saat mikroişlemci tarafından düşük duruma çekilir Bu bir bitin 595 e kaydırılmasını tamamlar
Yukarıdaki prosedür 8-bitlik bir verinin mikroişlemciden 74AHC594 ün seri-giriş/paralel-çıkışlı kaydıran yazmacına gönderilmesi işleminin tamamlanması için yedi kere daha tekrar edilir 8-bitlik veriyi 595 in içindeki kaydıran yazmaçtan çıkışa transfer etmek için mikroişlemcinin RCLK çıkış yazmaç saatinde düşükten yükseğe bir geçiş üretmesi gerekir Bu yeni veriyi LED lere uygular RCLK sıradaki 8-bit verinin transferini beklemesi için geriye çekilmelidir
595 in çıkışında bulunan veri yukarıdaki iki paragrafta anlatılan süreç yeni bir 8-bitlik veri için tekrarlanıncaya kadar kalacaktır Yeni veriler LED leri etkilemeden 595 dahili kaydıran yazmacına gönderilebilir LED ler ancak RCLK yükselme kenarının uygulanmasıyla güncellenir
Eğer sekizden fazla LED beslemek istersek ne yapacağız? Var olan yazmacın QH' ına bir başka 74AHC594 SER pinini ekleyin SRCLK ve RCLK pinlerini paralelleştirin Mikroişlemci her iki cihazı besleyen RCLK üretmeden önce 16-bitlik veriyi 16-saat ile transfer etmelidir
Kullandığımız ayrı LED göstergeleri 7-bölmeli olabilir Fakat 7-bölmeli sayı besleyebilen LSI (Large Scale Integration) cihazları vardır Bu cihaz bir mikroişlemciden seri formatta veri kabul eder, böylece pin sayısından daha fazla LED bölümünü LED leri çoklayarak besleyebilir