D Kitlemesi

**[KAPLAN]** · 11-08-2008

D Kitlemesi
Geçitli S-R kilitlemesi üzerindeki enable girişi S ve R durumuna bakılmaksızın Q ve not-Q çıkışlarının kilitlenmesine yol açtığından "illegal" bir giriş durumu olmadan bir çok katlı titreşici kilitlemesi oluşturmak için bu girişlerden birini eleyebiliriz

Böyle bir devre D kilidi olarak isimlendirilir ve dahili mantığı aşağıdaki gibi görünür:

R girişi yerine eski S girişi nin tümleyeni (evirilmiş) geldiğine ve S girişinin D olarak adlandırıldığına dikkat edin

Geçitli S-R kilidinde olduğu gibi enable girişi sıfır olduğunda D kilidi bir sinyale devam vermez -- son durumunda kilitli olarak kalır

Fakat enable girişi 1 olduğunda D girişinden Q çıkışı alınır

S-R devresinin R girişi çıkarıldığından bu kilidin "geçersiz" veya "illegal" bir durumu yoktur

Q ve not-Q her zaman bir birinin tersidir

Eğer yukarıdaki şekil kafanızı karıştırıyorsa aşağıdaki şekil bu olayı daha basit anlatmaktadır:

S-R ve geçitli S-R kilitlerinde olduğu gibi D kilit devresi standart bir sembol ile birlikte paketlenmiş bir devre olarak bulunabilir:

D kilidi, bir geçitli S-R kilidine R yi S nin tümleyeni (tersi) yapmak için eklenen bir eviriciden başka bir şey değildir

Şimdi S-R kilidinin basit merdiven şeklinden uyarlanan D kilidi merdiven mantık eşdeğerini inceleyelim:

D kilidi için bir uygulama 1-bitli hafıza devresidir

Enable girişini yüksek (1) yapıp D yi yüklemek istediğiniz bite ayarlayarak bu kilit devresinde 0 veya 1 bit "yazabilirsiniz"

Eğer enable girişi düşük (0) yapılırsa, kilit D girişinin durumunu ihmal ederek depolanmış bit durumunu tutar ve tutulan değer Q dan, tersi de not-Q dan çıkar

ÖZET:
Bir D kilidi tek girişi D girişi olan bir S-R kilidi gibidir D girişini aktive etmek devreyi set eder ve D girişini pasif yamak devreyi reset eder Tabii ki sadece enable girişi (E) de aktive edilmişse geçerlidir Aksi halde çıkışlar kilitli olacaktır ve D girişinin durumuna duyarsız kalacaktır
D kilitleri, etkisiz yapıldığında "yüksek" veya "alçak" durumunu tutan ve etkinleştirildiğinde D girişinden yeni veri okuyan 1-bit hafıza devreleri olarak kullanılabilir

11-08-2008	#1
[KAPLAN]	D Kitlemesi D Kitlemesi Geçitli S-R kilitlemesi üzerindeki enable girişi S ve R durumuna bakılmaksızın Q ve not-Q çıkışlarının kilitlenmesine yol açtığından "illegal" bir giriş durumu olmadan bir çok katlı titreşici kilitlemesi oluşturmak için bu girişlerden birini eleyebiliriz Böyle bir devre D kilidi olarak isimlendirilir ve dahili mantığı aşağıdaki gibi görünür: R girişi yerine eski S girişi nin tümleyeni (evirilmiş) geldiğine ve S girişinin D olarak adlandırıldığına dikkat edin Geçitli S-R kilidinde olduğu gibi enable girişi sıfır olduğunda D kilidi bir sinyale devam vermez -- son durumunda kilitli olarak kalır Fakat enable girişi 1 olduğunda D girişinden Q çıkışı alınır S-R devresinin R girişi çıkarıldığından bu kilidin "geçersiz" veya "illegal" bir durumu yoktur Q ve not-Q her zaman bir birinin tersidir Eğer yukarıdaki şekil kafanızı karıştırıyorsa aşağıdaki şekil bu olayı daha basit anlatmaktadır: S-R ve geçitli S-R kilitlerinde olduğu gibi D kilit devresi standart bir sembol ile birlikte paketlenmiş bir devre olarak bulunabilir: D kilidi, bir geçitli S-R kilidine R yi S nin tümleyeni (tersi) yapmak için eklenen bir eviriciden başka bir şey değildir Şimdi S-R kilidinin basit merdiven şeklinden uyarlanan D kilidi merdiven mantık eşdeğerini inceleyelim: D kilidi için bir uygulama 1-bitli hafıza devresidir Enable girişini yüksek (1) yapıp D yi yüklemek istediğiniz bite ayarlayarak bu kilit devresinde 0 veya 1 bit "yazabilirsiniz" Eğer enable girişi düşük (0) yapılırsa, kilit D girişinin durumunu ihmal ederek depolanmış bit durumunu tutar ve tutulan değer Q dan, tersi de not-Q dan çıkar ÖZET: Bir D kilidi tek girişi D girişi olan bir S-R kilidi gibidir D girişini aktive etmek devreyi set eder ve D girişini pasif yamak devreyi reset eder Tabii ki sadece enable girişi (E) de aktive edilmişse geçerlidir Aksi halde çıkışlar kilitli olacaktır ve D girişinin durumuna duyarsız kalacaktır D kilitleri, etkisiz yapıldığında "yüksek" veya "alçak" durumunu tutan ve etkinleştirildiğinde D girişinden yeni veri okuyan 1-bit hafıza devreleri olarak kullanılabilir