Verilog İşleçler

İşleçler



İşleç tipi

İşleç sembolü

Yapılan işlem


Bit bit(bitwise)
~
1'e tümleyen


&
AND


|
OR


^
XOR


~* or ^~
XNOR


Mantıksal (logical)
!
NOT


&&
AND


||
OR


Azaltma (reduction)
&
AND


~&
NAND


|
OR


~|
NOR


^
XOR


~* or ^~
XNOR


Aritmetik
+
Toplama


-
Çıkarma


-
2'ye tümleyen


*
Çarpma


/
Bölme


**
üs (*Verilog-2001)


İlişkisel
>
Büyüktür


<
Küçüktür


>=
Büyük veya eşittir


<=
Küçük veya eşittir


==
mantıksal eşitlilik


!=
Mantıksal eşitsizlik


===
4 durumlu mantıksal eşitlilik


!==
4 durumlu mantıksal eşitsizlik


Kaydırma
>>
Mantıksal sağa kaydırma


<<
Mantıksal sola kaydırma


>>>
Aritmetik sağa kaydırma (*Verilog-2001)


<<<
Aritmetik sola kaydırma (*Verilog-2001)


Birbirine bağlama
{ , }
Birbirine bağlama


Çoğaltma
{{ }}
Çoğaltma


Koşullu
? :
Koşullu

Kaynak : Wikipedia