Fet Transistörleri - Fet Transistörleri Hakkında

Fet Transistörleri

FET transistörlerin kullanılması için ilk öneriler 1955 li yıllara dayanmaktadır Fakat o zaman ki üretim teknolojileri bilim adamlarının kafalarında oluşanları üretime yansıtacak kadar yeterli değildi Bu nedenle FET transistörlerin yapımları ve kullanımları daha sonralara kaldı FET transistörler iki farklı ana grupta üretilmektedirBunlardan birincisi JFET (Junction Field Effect Transistör)yada kısaca bilinene adı ile FET, ikincisi ise MOSFET ( ****l Oxcide Silicon Field Effect Transistör) yada daha az bilinen adı ile IGFET (Isolated Gate Field Effect Transistör)

Transistör yada BJT Transistör iki taşıyıcı grubu ile çalışmakta idi Örneğin NPN bir transitörün emitöründen giren elektronlar emitör içinde çoğunluk taşıcısı olmaktadır Sonra P tipi beyz içinden geçerken azınlık taşıyıcısı olmakta, en son N tipi kollektörden geçerken tekrar çoğunluk taşıyıcısı olmaktadır

FET içinde ise elektronlar sadece N tipi yada P tipi madde içinden geçmektedir Sadece çoğunluk taşıyıcıları ile çalışmaktadır Bu nedenle yapısal farklılığı vardır Ayrıca en önemli kullanım özelliklerinden biride giriş dirençleri çok yüksektir Bu nedenle bağlandıkları devreleri yüklemezlerAz gürültü ürettikleri için giriş devreleri için tercih edilirler

İki tip FET i ayrı ayrı inceleyelim

JFET:

Şekil 1 Semboller

Burada sadece N kanal JFET anlatılacaktır P kanal JFET, N kanal JFET in çalışması ile aynı olup beslemelerin polariteleri ile N ve P maddelerin yerleri değişmektedir

Ortadaki N maddesinin bir ucu D (drain - akaç) diğer ucu ise S (source - kaynak) olarak adlandırılır Ortadaki bu parça aynı zamanda kanal - channel olarak adlandırılır Kanalın alt üst kısımlarındaki P tipi parçalar birleştirilmiş olup G (gate - kapı) olarak adlandırılır

Yukarıdaki şekle bakarsanız VDD kaynağının negatif ucu source ucuna, pozitif ucu drain ucuna bağlanmıştır Bu nedenle akacak olan ID akımı drain den source ye doğrudur VGG kaynağının eksi ucu P maddesinden yapılmış olan gate ye, artı ucu ise source ye bağlanmıştır Yani gate ve kanal ters polarmalanmıştır Bu sebepten gate akımı IG =0 olacaktır

Şimdi VGG voltajının 0V olduğunu düşünelim O zaman VDD voltajının oluşturduğu akım ID, drainden source ye doğru ve maksimum olarak akacaktır ID akımını sınırlayan sadece kanalın kesitidir Bu kesit yada hacim de kadar büyük olursa ID akımı da o kadar büyük olarak akacaktır

Şimdi VGG voltajını biraz pozitif olarak arttıralım O zaman P maddesinden yapılmış gate ile N maddesinden yapılmış olan kanal ters polarmalanacaktır P maddesindeki boşluklar VGG kaynağından gelen elektronlarla doldurularak gate etrafında (p maddesi etrafında) bir yayılma alanı yaratacaktır

Şekil 2

Gate ile source arasında sadece VGG voltaj kaynağı olduğu için gate - source arasında sadece VGG nin yaratığı ters polarizasyon, gate ile drain arasında VGG + VDD kaynağı olduğu için source - drain arasındaki ters polarizayson VGG + VDD kadar olacaktır Bu sebepten yayılmanın profili source trafında daha az, drain tarafında daha fazla olacaktır Bu yayılma kanalı daralttığı için ID akımı azalacaktır VGG voltajını daha da arttırırsak alan iyice yayılarak bütün kanalı kapatır ve ID akımı sıfır olur ID akımını sıfır yapan VGG voltajına Pinchoff voltajı Vp denir

Şekil 3

Şekil 4

Yukarıda sagdaki şekilde VGS voltajını Vp voltajının biraz altında sabit tutalım VDS voltajını sıfırdan itibaren yavaşça arttıralım Bu durumda kanal bir miktar açık olduğu için ID akımı sıfırdan itibaren biraz yükselecektir VDS voltajını arttırdığımızda ID akımı da doğrusal olarak artacaktır Bu durum yani ID akımının doğrusal olarak artması VDS voltajının, VGS ile Vp nin farkına eşit olduğu (VDS = VGS - Vp) değere kadar devam eder VD voltajı daha da arttırılırsa (VDS >= VGS - Vp) kanal genişliği VDS voltajına bağlı olarak ve aynı oranda daralır Yada bu kritik değerden sonra kanal direnci VDS voltajı ile aynıoranda artar Sonuçta VDS voltajı bu kritik değerden sonra ne kadar arttırılırsa arttırılsın ID akımı sabit kalır ve ID akımı VGS voltajı ile kontrol edilir

Eğer VGS voltajını sıfır yaparsak, VDS voltajı Vp değerine kadar yükseltilirse kanal genişliği minimum değerine ulaşır Bu durumdaki ID akımına doyum akımı yada IDSS akımı denir IDSS ile ID akımı arasındaki bağıntı:

ID= IDSS (1 - (VGS / Vp)2 )

Bu durum biraz karıştı Basit bir özet yapalım

Şekil 5

Buradaki birinci bölge SABİT DİRENÇ bölgesi olarak tanımlanır Bu bölgede VDS değeri küçüktür Bu çalışma durumunda KANAL DİRENCİ gate ye uygulanan TERS BAYAS voltajı ile kontrol edilir Bu uygulamalarda JFET Voltaj Kontrollü Direnç olarak çalışır

İkinci bölge SABİT AKIM bölgesi olarak tanımlanır Bu bölgede VDS değeri büyüktür ID akımı gate voltajına bağlı olarak değişir, VDS değerinden bağımsızdır Sabit akım bölgesi BJT transistörün CE bağlantısına benzer Aralarında tek fark vardır BJT Transistörde IC akımı IB AKIMININ fonksiyonudur JFET Transistörde ID akımı gate ye uygulanan VOLTAJIN fonsiyonudur

JFET in ID akımını veren formül;

ID= IDSS (1 - (VGS / Vp)2 )

Bu formülün sabit akım bölgesi için çizimine JFET Transfer Karakteristiği denir

Şekil 6

Yukarıdaki şekil buna bir örnektir

Bu örnekte IDSS akımı 5mA, Vp voltajı -4V olarak çizilmiştir Şekildeki transfer eğrisi görüldüğü gibi doğrusal değildir Bu nedenle, örneğin VGS giriş voltajı -3V dan -2V a getirildiğinde ID akımı yaklaşı 1mA değişir FakatVGS giriş voltajı -2V dan -1v a getirildiğine ID akımındaki değişiklik 2mA olacaktır

FET Transistörün Bayaslanması

Bir bayas devresi transistörü (FET, BJT transistör vs) özel bir durum söz konusu olmadıkça aktif bölgede çalışmasını sağlamak için tasarlanırBJT transistörlerde bildiğiniz gibi beyz akımı bayas devresinin hesaplanmasında önemlidir Fakat FET transistörlerde Gate akımı (IG=0) sıfırdır FET transistörün aktif bölgede çalışabilmesi için Gate-Source arası voltaj negatif olurAşağıda bit JFET transistörün self-bayas devresi görülmektedir

Şekil 7

Yukarıdaki devrede IG akımı sıfır olduğu için ID akımı IG akımına eşit olacaktır

ID=IG

RS direnci üzerinden geçen ID akımı burada Source tarafı pozitif toprak tarafı negatif olacak şekilde bir voltaj oluşturur IG akımı sıfır olacağı için RG direnci üzerinden hiç akım geçmeyecek ve RG direnci üzerinde bir voltaj düşümü olmayacaktır Fakat Gate-Source arasında RS direnci üzerinde görülen voltaj negatif olarak görülecektir Bu voltaj JFET transistörün bayas voltajıdır Bu söylediklerimizi formül haline getirirsek;

Şekil 8

Çıkış devresi için; VDD= ID (RD + RS) + VDS

Gate - Source arası voltaj, IG=0 oldugu için;

VGS= -ID x RS

ID= IDSS (1 - (VGS / Vp)2 )

Yukarıdaki formüllerle JFET için Q çalışma noktası kolayca bulunabilir

Şimdi JFET transistörün bayaslanmasına ilişkin birkaç örnek yapalım

Şekil 9

N-Kanal bir JFET için;

IDSS= 4mA

Vp=-5V

VDD=12V

RD=4,7 Kohm

RS=470 ohm

Olarak verilmiştir

Q noktasının (ID, VDS) yerini bulunuz

ID= IDSS (1 - (VGS / Vp)2 )

Formülüne bakacak olursak Vp voltajı VGS voltajına eşit olursa ID akımı IDSS akımına eşit olur Yani IDSS akımıverilen -Vp değerindeki doyum akımıdır Bizim bulacağımız ID akım değeri IDSS akımından daha küçük olmalıdır Pratik olarak VD değeri yaklaşı olarak VDD/2 olmalı ve VGS değeri -Vp değerinin yarısı kadar olmalıdır Buna göre VGS değerini -2V olarak seçersek;

ID= 4 (1 - (-2 / -4)2 )

ID= 4 (1 - 0,5)2

ID= 4 (0,5)2

ID= 1mA olarak bulunur

VDS voltajı;

VDD= ID (RD + RS) + VDS

VDS= VDD - (ID (RD + RS))

VDS= 12 - (1 (4,7 + 0,47))

VDS= 12 - (1 (5,17))

VDS= 12 -5,17

VDS= 6,83V olarak bulunur

VD voltajı;

VD= VDD - ID (RD)

VD= 12 - 1 (47)

VD= 12 - 4,7

VD= 7,3V olarak bulunur

Sonuç olarak; ID=1mA, VDS=6,83V ve VD=7,3V olarak bulunurDikkat ederseniz RG direnci hesaplamalara girmedi Nedeni, IG akımının sıfır olmasıdır Bu direnç çıkışına bağlanacağı devrenin çıkış direncini etkilemeyecek büyükte seçilir

Şekil 10

BJT transistörlerin bayaslanmasında geçerli olan bayas kararlılığına ait kurallar FET ler için de geçerlidir Şimdi üniversal bayas devresine sahip bir JFET devresinin çözümlemesini yapalım

Şekil 11

Yukarıdaki devrede VDD=20V, RG1=470K, RG2=150K, RD=3,3K, IDSS=5mA ve VGS(off)=-4V verilmiştir VGS(off) Vp nin başka bir adlandırmasıdır Şimdi transistörün aktif durumda çalışması için RS direncimin değerini hesaplayalım Yani ID akımı 2,5mA olsun

Şekil 12

Transistörün VGG voltajı (Gate - toprak arası voltaj)

VGG= VDD RG1 / ( RG1 + RG2 )

VGG= 20 x 150 / ( 470 + 150 )

VGG= 4,84V olarak bulunur

Bayas direçlerinin eşdeğerine RG dersek;

RG= RG1RG2 / ( RG1 + RG2 )

RG= 470 x 150 / ( 470 + 150 )

RG=114K olarak bulunur

Yukarıdaki eşdeğer devreye dikkatle bakacak olursak;

VGG= VGS + ( ID x RS )

Olarak yazılabileceğini görebiliriz

Ayrıca IDSS akımının yani en büyük akımın VGS=0V da olduğunu ve ID akımının 0mA değerinin yani ID nin kesim değerinin -Vp voltajında olduğunu biliyoruz O zaman VGS değerini Vp/2 olarak düşünürsek;

VGG= VGS + ( ID x RS )

RS = (VGG - VGS) / ID

RS = (4,84 - (-2)) / 2,5

RS = 2,7K olarak buluruz

Basit bir kontrol yapalım Transistörün VGS voltajının negatif, transistörden akım geçmesi için -Vp voltajından küçük olması gerekmektedir ID akımının IDSS akımından küçük olması gerektiğini ve 25 mA olarak önceden tespit etmiştik

VS=RS x ID

VS=2,7 x 2,5

VS=6,75V

VGG=4,84V idi

VGG= VGS + ( ID x RS ) formülünü

VGG= VGS + VS olarak yazabiliriz Buradan VGS ;

-VGS = VS - VGG

-VGS = 6,75 - 4,84

VGS = -1,91 V olduğu (yaklaşık -2V) tekrar görülür

FET Transistörlü Yükselteç Devreleri

Aşağıdadaki şekilde temel bir FET yükselteç devresi görülmektedir Kullandığımız transistör bir JFET dir VGG bayas kaynağı, küçük bir negatif GATE gerilimi (VGS) temin etmektedir Transistörün Gate-Source arası VGS tarafından ters bayaslandığı için Gate akımı olmayacağından (yada ihmal edilebilir kadar küçük olacağından ) RG direnci üzerinde herhangi bir gerilim düşümü olmayacaktır Bunun sonucu olarak VGS=VGG olacaktır

Drain-Source besleme gerilimi VDD ve Drain direnci RD, ID Drain akımı ile Drain-Source arasındaki gerilimi (VDS) oluştururlar Devre elemanlarının değeri ,VDS > Vp olacak şekilde seçileceğinden, transistörün sabit akım bölgesinde çalışması sağlanır Burada söylediğim sabit akım, transistörden ne olursa olsun hep aynı akam akar anlamında değildir VDD besleme geriliminde olabilecek değişiklerden ID akımının etkilenmemesidir

Şekil 13

Devredeki sinyal kaynağına seri olarak bağlanan Ci kondansatörü Vs alternatif sinyal kaynağı ile transistörün DC olan VGS si arasında DC izolasyon yapar Vs alternatif kaynağı devreyi şu şekilde etkiler

Vgs=VGS + Vs

Yukarıdaki formülde görülen VGS + Vs aslında vektörel bir toplamadır (Kafanız karışmasın, şimdi açıklıyorum) Vs alternatif sinyal kaynağıdır Yani genliği zamana göre değişir Bir yükselir, bir azalır VGS ise DC bir gerilimdir Yani sabittir Sabit olan VGS ile değişken olan Vs yi toplarsak ortalama değeri VGS olan fakat Vs kadar bir azalan bir çoğalan Vgs yi elde ederiz Bu gerilim transistörün Gate sine uygulandığı için Vgs geriliminin yükseldiği zamanlarda ID akımı yükselir, Vgs geriliminin azaldığı zamanlarda da ID akımı azalır Yani ID akımı Vs nin sinyal şekline göre bir alzalır, bir yükselir ID akımındaki bu değişiklik RD direnci üzerinde değişken bir gerilim oluşturur Bu değişken gerilimi (RD üzerinde çıkış geriliminin hem AC hem DC bileşenleri vardır) Co kondansatörü ile devrenin dışına Vo olarak alırız Bu bağlantı türündeki devrelerde Vo gerilimi Vi geriliminden daha fazla olduğu için devremizde bir gerilim kazancı oluşur Örneğin bizim devremizde 0,5V luk bir Vi için 10V luk bir Vo elde edersek devrenin gerilim kazancı 20 olur

Av= Vo / Vi

Av= 20 / 0,5

Av=20

Grafik Çözüm

Bir JFET devresini grafik olarak çözümlemek için VDS - ID yada DRAIN karakteristiği kullanılır CE bağlantılı BJT transistöre çok benzer Yukarıdaki devre için Drain devresinin DC denklemi,

VDS= VDD - ID * RD

Bu formüle aynı zamanda DC Yük Denklemi de denir

Drain akımı ise,

ID= (VDD - VDS) / RD

Bunlar göre JFET yükseltecin grafiğini çizersek;

Şekil 14

Yukarıdaki şekilde Yük Doğrusunun şekli , - 1/RD ile ifade edilmektedir Bu lisede öğrendiğiniz sıkıcı grafiklerin en basitlerinden olan - 1/x aynısıdır Eğer VGS voltajı -1V değerine ise, Q noktası şekildeki yerindedir Q noktasının bu durumdaki karşı gelen VDS ise 25V olsun Bu duruma sessizlik duruma denir Şimdi Vi giriş sinyalini uyguladığımızı varsayalım Vi sinyali yükseldiğinde negatif olan VGS bayas voltajını azaltacaktır Örneğin VGS=0 olsun Yani Q noktası şekilde A noktasına kayacaktır Buna karşı gelen VDS ise örneğin 5V olacaktır Görüldüğü gibi Vi giriş sinyali yükseldiğinde VGS voltajı azalmakta (Vo voltajı, VDS nin değişken kısmıdır) yani Vo voltajı negatif yönde artmıştır Vi negatif yönde arttığı zaman VGS voltajını da arttıracak başka bir değişle VGS voltajı da negatif yönde yükselecektir Bu durumda ID akımı da azalacağı için VDS voltajı yükselecektir Bunu grafikte Q noktasının Yük Doğrusu üzerinde B noktasına gelmesi şeklinde görebiliriz B noktasına karşı gelen VDS gerilimi de örneğin 45V olsun Bu durumda giriş sinyali Vi 2V değiştiğinde çıkış sinyali 40V değişmekte ve 20 kat kazanç elde edilmektedir Ayrıca giriş sinyali Vi ile çıkış sinyali Vo arasında 180o faz farkı olduğu görülmektedir

Grafik çözümler, olabilecek Distorsiyonlar hakkında bize önemli bilgiler verir Sinyal kesimde mi, doyumda mı rahatlıkla görebiliriz Ayrıca JFET transistörlü yükselteçler tasarlanırken birkaç noktaya dikkat etmek gereklidir Bilindiği gibi JFET transistörün DRAIN karakteristiğinde görülen VGS voltaj basamakları eşit aralıklarda bulunmadığından Q noktası etrafında meydana gelecek simetrik sinyal salınımı drain akımı ID ve VDS geriliminde simetrik değişimlere neden olmaz Çünkü JFET in giriş karakteristiği ile çıkış karakteristiği arasındaki ilişki doğrusal değildir Bu nedenle çıkış dalga şeklinde uygun bir doğrusallık elde etmek için, giriş sinyalinin genliği mümkün olduğunca küçük olmalıdır İkinci olara, çalışma noktası Pinchoff Threshold eğrisine yakın olarak seçilmemelidir Çünkü bu eğriye yakın bölgelerde, VGS eğrileri arasındaki uzaklık küçük olduğundan aşırı distorsiyon meydana gelir Son olarak, gate bayas gerilimi çok yüksek olamamalıdır Bu durumda küçük negatif sinyal salınımlarında bile transistör tamamen kesim durumuna geçebilir

FET bayas devrelerinde en çok yukarıdaki şekilde görülen yapı kullanılır Eğer devremizin kararlılığını daha da arttırmak istersek Self Bayas yerine BJT transistörlerden de hatırlayacağınız gibi Universal bayas devresi kullanmak daha iyi olacaktır Universal bayas devresi özelliği olarak transistörün parametrelerinde olabilecek bazı değişikliklerden bile devrenin etkilenmemesini sağlamaktadır

Alan Etkili Transistör (FET)

FET transistörlerin kullanılması için ilk öneriler 1955 li

yıllara dayanmaktadır Fakat o zaman ki üretim teknolojileri

bilim adamlarının kafalarında oluşanları üretime yansıtacak

kadar yeterli değildi Bu nedenle FET transistörlerin

yapımları ve kullanımları daha sonralara kaldı

FET transistörler iki farklı ana grupta üretilmektedir

Bunlardan birincisi JFET (Junction Field Effect Transistör)

yada kısaca bilinene adı ile FET, ikincisi ise MOSFET (

****l Oxcide Silicon Field Effect Transistör) yada daha

az bilinen adı ile IGFET (Isolated Gate Field Effect Transistör)

Transistör yada BJT Transistör iki taşıyıcı grubu ile

çalışmakta idi Örneğin NPN bir transitörün emitöründen

giren elektronlar emitör içinde çoğunluk taşıcısı olmaktadır

Sonra P tipi beyz içinden geçerken azınlık taşıyıcısı olmakta,

en son N tipi kollektörden geçerken tekrar çoğunluk

taşıyıcısı olmaktadır

FET içinde ise elektronlar sadece N tipi yada P tipi madde

içinden geçmektedir Sadece çoğunluk taşıyıcıları ile

çalışmaktadır Bu nedenle yapısal farklılığı vardır

Ayrıca en önemli kullanım özelliklerinden biride giriş

dirençleri çok yüksektir Bu nedenle bağlandıkları devreleri

yüklemezler

Az gürültü ürettikleri için giriş devreleri için tercih edilirler

İki tip FET i ayrı ayrı inceleyelim






JFET:

Anlatımlarımda sadece N kanal JFET i kullanacağım

P kanal JFET, N kanal JFET in çalışması ile aynı olup

beslemelerin polariteleri ile N ve P maddelerin yerleri

değişmektedir

Ortadaki N maddesinin bir ucu D (drain – akaç) diğer ucu

ise S (source – kaynak) olarak adlandırılır Ortadaki bu

parça aynı zamanda kanal – channel olarak adlandırılır

Kanalın alt üst kısımlarındaki P tipi parçalar birleştirilmiş

olup G (gate – kapı) olarak adlandırılır

Yukarıdaki şekle bakarsanız VDD kaynağının negatif ucu

source ucuna, pozitif ucu drain ucuna bağlanmıştır Bu

nedenle akacak olan ID akımı drain den source ye doğrudur

VGG kaynağının eksi ucu P maddesinden yapılmış olan

gate ye, artı ucu ise source ye bağlanmıştır Yani gate ve

kanal ters polarmalanmıştır Bu sebepten gate akımı

IG =0 olacaktır

Şimdi VGG voltajının 0V olduğunu düşünelim O zaman

VDD voltajının oluşturduğu akım ID, drainden source ye

doğru ve maksimum olarak akacaktır ID akımını sınırlayan

sadece kanalın kesitidir Bu kesit yada hacim de kadar

büyük olursa ID akımı da o kadar büyük olarak akacaktır

Şimdi VGG voltajını biraz pozitif olarak arttıralım O zaman

P maddesinden yapılmış gate ile N maddesinden yapılmış

olan kanal ters polarmalanacaktır P maddesindeki boşluklar

VGG kaynağından gelen elektronlarla doldurularak gate

etrafında (p maddesi etrafında) bir yayılma alanı yaratacaktır

Gate ile source arasında sadece VGG voltaj kaynağı olduğu






için gate – source arasında sadece VGG nin yaratığı ters

polarizasyon, gate ile drain arasında VGG + VDD kaynağı

olduğu için source - drain arasındaki ters polarizayson

VGG + VDD kadar olacaktır Bu sebepten yayılmanın

profili source trafında daha az, drain tarafında daha fazla

olacaktır Bu yayılma kanalı daralttığı için ID akımı

azalacaktır VGG voltajını daha da arttırırsak alan iyice

yayılarak bütün kanalı kapatır ve ID akımı sıfır olur ID

akımını sıfır yapan VGG voltajına Pinchoff voltajı Vp denir











Yukarıdaki şekilde VGS voltajını Vp voltajının biraz altında

sabit tutalım VDS voltajını sıfırdan itibaren yavaşça arttıralım

Bu durumda kanal bir miktar açık olduğu için ID akımı

sıfırdan itibaren biraz yükselecektir VDS voltajını

arttırdığımızda ID akımı da doğrusal olarak artacaktır Bu

durum yani ID akımının doğrusal olarak artması VDS

voltajının, VGS ile Vp nin farkına eşit olduğu

(VDS = VGS – Vp) değere kadar devam eder VD voltajı

daha da arttırılırsa (VDS >= VGS – Vp) kanal genişliği

VDS voltajına bağlı olarak ve aynı oranda daralır Yada bu

kritik değerden sonra kanal direnci VDS voltajı ile aynı

oranda artar Sonuçta VDS voltajı bu kritik değerden sonra

ne kadar arttırılırsa arttırılsın ID akımı sabit kalır ve ID akımı

VGS voltajı ile kontrol edilir

Eğer VGS voltajını sıfır yaparsak, VDS voltajı Vp değerine

kadar yükseltilirse kanal genişliği minimum değerine ulaşır

Bu durumdaki ID akımına doyum akımı yada IDSS akımı

denir IDSS ile ID akımı arasındaki bağıntı:

ID= IDSS (1 – (VGS / Vp)2 )

Bu durum biraz karıştı Basit bir özet yapalım






Buradaki birinci bölge SABİT DİRENÇ bölgesi olarak

tanımlanır Bu bölgede VDS değeri küçüktür Bu çalışma

durumunda KANAL DİRENCİ gate ye uygulanan TERS

BAYAS voltajı ile kontrol edilir Bu uygulamalarda JFET

Voltaj Kontrollü Direnç olarak çalışır

İkinci bölge SABİT AKIM bölgesi olarak tanımlanır Bu

bölgede VDS değeri büyüktür ID akımı gate voltajına bağlı

olarak değişir, VDS değerinden bağımsızdır

Sabit akım bölgesi BJT transistörün CE bağlantısına benzer

Aralarında tek fark vardır BJT Transistörde IC akımı IB

AKIMININ fonksiyonudur JFET Transistörde ID akımı gate

ye uygulanan VOLTAJIN fonsiyonudur

JFET in ID akımını veren formül;

ID= IDSS (1 – (VGS / Vp)2 )

Olarak vermiştim Bu formülün sabit akım bölgesi için

çizimine JFET TRANSFER KARAKTERİSTİĞİ denir

Aşağıdaki şekil buna bir örnektir






Bu örnekte IDSS akımı 5mA, Vp voltajı –4V olarak çizilmiştir

Şekildeki transfer eğrisi görüldüğü gibi doğrusal DEĞİLDİR

Bu nedenle, örneğin VGS giriş voltajı –3V dan –2V a

getirildiğinde ID akımı yaklaşı 1mA değişir Fakat

VGS giriş voltajı –2V dan –1v a getirildiğine ID akımındaki

değişiklik 2mA olacaktır