Paralel Giriş, Paralel Çıkış

Paralel Giriş, Paralel Çıkış
Paralel-giriş/paralel-çıkış kaydıran yazmacın amacı, paralel veriyi almak, onu kaydırmak, ve aşağıdaki gibi çıktı almaktır Evrensel bir kaydıran yazmacı paralel-giriş/paralel-çıkış fonksiyonunun yanı sıra her şeyi yapan bir alettir

Yukarıda DA, DB, DC, DD paralel-giriş/paralel-çıkış'a 4 bit veri uygulanmıştır Mod kontrolü, birçok girişli olabilir, paralel yükleme-kaydırma kontrolünü yapar Mod kontrolü bazı aletlerde kaydırmanın yönünü de kontrol edebilir Veri her bir zaman darbesinde bir bit pozisyonuna kaydırılacaktır Kayan veri QA, QB, QC, QD çıktılarında bulunur "data girişi" ve "data çıkışı" çoklu basamakları kademelendirmek için sunulur Yukarı da sadece sağa kaydırma için veriyi kademelendirebiliriz Sola kayma kademelendirmesini sağlamak için yukarıdaki "data giriş" ve "data çıkış"'a sol nokta sinyali eklememiz gerekir
Kaydıran yazmaç Paralel-giriş/paralel-çıkış sağa kaydırmasının iç detayları aşağıda gösterilmiştir Bu üç-aşamalı tamponlar paralel-giriş/paralel çıkış kaydıran yazmaçları için çok gerekli değildir

74LS395 bizim kullandığımız ve yukarıda detayları verilen hipotetik sağ kaydırma paralel-giriş paralel-çıkış kaydıran yazmacı için neredeyse tamamen uyumludur Detayları görmek için yukarıda linke bakınız
LD/SH, FF veri girişinde deki AND-OR işlemcilerini kontrol eder Eğer LD/HS=1DA,DB,DC,DD deki paralel girişleri dört FF veri girişine uygulanması için açılacaktır Dört FF zaman girişindeki dönüşüm balonuna dikkat edin Bu 74LS395 teki, yüksekten alçağa geçen, zaman verisinin negatif e gittiğini gösterir Dört bit veri bir dahaki negatif zamanda DA,DB,DC,DD den QA QB QC QD ye paralel olarak zamanlanacak Bu "gerçek bölüm"'de, Çıkış pinlerinde bulunması gereken veri iç FF lerde ise OC düşük olacaktır ise, üstlerdeki dört AND kapısı
Bir önce yüklenen veri LH/SH=0 olduğunda negatif zaman gitmeleri ni yapmak için sağa doğru bir bit kayabilir Dört zaman tüm verimizi 4 bit kaydıran yazmacın dışına kaydıracaktır Veri QD den başka bir cihazın SER'ine kademelenene kadar kaybolacaktır

Yukarıda DA DB DC DD' yeveri desenler verilmiştir Desen QA QB QC QD ye yüklenir Daha sonra bir bit sağa kaydırılır Gelen veri X ile gösterilmiştir X, bilinmeyen demektir Eğer giriş (SER) topraklanırsa, mesela, hangi verinin (0) kaydığını bilebiliriz Aynı zamanda, iki pozisyonda kaymanın iki zaman gerektirdiği de gösterilmiştir

Yukarıdaki şekil sağa kaydırmaya yarayan donanıma kaynak olması için verilmiştir Bu şekille uğraşmak diğer şekillere nazaran çok daha basittir

Yukarıda verinin sağa kaydırılması bir önceki sağa kaydırıcıya kaynak olması açısından verilmiştir

Eğer sola kaydırmamız gerekirse, FF nin tekrar kablolanması gerekmektedir Bir önceki sağa kaydırıcı ile karşılaştırın Aynı zaman da SI ve SO ters çevrilmiştir SI, QC'ye kaydırır, QC QB ye, QB QA ya ve QA SO bağlantısında,bir başka SI kaydırıcısına kademelenebilir, ayrılır Bu sola kaydırma işlemi sağa kaydırmadan geri sarılmış halidir

Yukarıda aynı veri desenini sola doğru bir bit kaydırıyoruz
Yukarıda "sola kaydırma" şeklinde bir problem vardır Bunun üretimi yoktur, kimse sola kaydırma parçası üretmemektedir Herhangi bir yöne kaydırma işi yapan bir alet dışarıdan tekrar kablolanarak diğer yöne kaydırması sağlanabilir Yad şöyle diyebiliriz ki sadece sağa ya da sola kaydırma işi yapan bir alet yoktur Fakat, sadece sağa ve sola kontrol hattı komutları yardımıyla kaydırma yapabilen cihazlar satılmaktadır Tabi bu durumda sol ve sağ geçerlidir

Yukarı da görünene göre, hipotetik kaydıran yazmaç L'/R kontrolleriyle herhangi bir yüne kaydırma kapasitesine sahiptir Normal yönü olan sağa kaydırması için V olarak ayarlanmıştır L'/R=1 çoklayıcının R ile gösterilen AND kapısını aktifleştirir Bu zaman uygulandığında verinin oklarla gösterilen yolu takip etmesini sağlar Bağlantı yolu yukarıdaki "çok basit" "sağa kaydırma" şekli ile aynıdır
SR deki veri QA ya, QB ye, SR den ayrıldığı QC ye kayarak kademelenir Pin başka bir cihazın SR sini sağa yönlendirebilir
L'/R ten L'/R=0 a dönüştürürsek ne olur?

L'/R=0 ile, çoklayıcının L ile gösterilmiş AND kapısı aktifleşir, "sola kayma" şekliyle aynı, oklarla gösterilen bir yol kazanır Veri SL de QC ye, QB ye, ve SL den ayrıldığı QA ya kayar Pin başka bir cihazın SL sini sola yönlendirebilir
Yukarıdaki "sola kaydırma/sağa yazma" figürlerinin en başlıca özelliği basitlikleridir sola ve sağa kontrol işlemi L'/R=0 i takip etmesi kolaydır Bölümün başında belirtildiği gibi paralel data yüklemesi için ticari bir parça gereklidir Bu aşağıdaki şekilde bulunmaktadır

Şimdi sağ ve sola L'/R ile kaydırabiliriz, DA DB DC girişlerinden paralel veri yüklemesi için SH/LD, kaydır/yükle ve "yükle" olarak isimlendirilen AND kapısı ekleyelim SH/LD'=0 iken, AND kapıları R ve L iptaldir, AND kapısı "yükle" verinin DA DB DC dan FF veri girişine geçmesi için aktif haldedir, bir sonraki zaman CLKQA QB QC'ya zamanlayacaktır Ayni veri olduğu sürece zamanı gerçekleştirmek için tekrar yüklenecektir Fakat, Sadec bir zaman da bulunan veri artık data girişinde olmadığında çıkışta kaybedilir Bunun için bi çözüm veriyi bir zaman üzerine yüklemek, daha sonra diğer dört zaman kaydırma işi yapmaktır Bu problem 74ALS299 da çoklayıcıya yeni bir AND kapısı ekleyerek düzeltilmiştir veriyi
Eğer SH/LD' SH/LD'=1 e değiştirilirse, "yük" olarak adlandırılmış AND kapısı deaktif olur, L'/R kontrolünün kayma yönünü L yada R AND kapısına kaydırmasına izin verir Kayma bir önceki şekildeki gibidir
Geçerli kullanılabilir bir cihaz yapmak için gerekli olan şey çoklayıcıya 74ALS299 da olduğu gibi bi dürdüncü AND kapısı eklemektir Bu diğer bölümde gösterilmiştir
Paralel-giriş/paralel-çıkış ve evrensel cihazlar
Texas Instruments'in ürettiği bütünleşik devreler olarak bulunabilen seri-giriş/seri-çıkış kaydıran yazmaçlarına daha yakından bakalım Tüm devre özellikleri için linkleri takip edin

• SN74LS395A paralel-giriş/ paralel-çıkış 4-bit kaydıran yazmaç
• SN74ALS299 paralel-giriş/paralel-çıkış 8-bit evrensel kaydıran yazmaç

SN74LS395A nın iç detaylarına daha önce bakmıştık, bir önceki şekle bakın, 74LS395 paralel-giriş/paralel-çıkış 3 aşamalı kaydıran yazmaç Yukarıdaki direk olarak 74LS395 için ANSI sembolüdür
Neden yukarıda SRG4 le gösterildiği gibi sadece 4-bit? paralel-giriş ve paralel çıkışa sahip olması, aynı zamanda kontrol ve güç pinleri 16 pin DIP(Çiftli İçhat Paketi) lerde daha fazla I/O(giriş/çıkış) a izin vermemektedir
R kaydıran yazmacın kademelerinin OC' giriş sembolünün üzerindeki kontrol bölümünün CLR' girişi ile sıfırlanacağını belirtir OC', düşük olduğunda,(oku ters çevirir) veri bölümündeki dört kademeli çıkış tamponlarını(QA QB QC QD) aktif (EN4) duruma getirir 7 pindeki Yükle/Kaydır'(LD/SH') içsel M1 (yükle) ve M2 (kaydır) i temsil eder
Negatif kenar hassasiyetli zaman (pin 10 da ters okla gösterilmiştir) C3/2 nin iki fonksiyonu vardır Birincisi, C3/2 nin 3 ü öneki 3 olan herhangi bir girişe etki eder, mesela veri bölümündeki 2,3D yada 1,3D, Bu 1,3D için M1 ve C3 ile belirtilen A,B,C,D ye paralel yükleme olabilir İkincisi, C3/2 nini 2 si sağ-ok ön takısı 2 olduğu her yerde veri zamanlamasına işaret eder(pin 2 de 2,3D) QA ya mod 2 ile verinin SER de zamanlaması olduğundan, C3/3 den sonraki sağ ok QA QB QC QD içsel kaydıran yazmaç kademelerine kaydırmada işe yarar
Sağı gösteren üçgenler tamponları ifade eder; ter üçgenler üç-kademe yi gösterir, EN4 ile kontrol edilirler Aklınızda olsun EN ile ikili sembollerdeki tüm 4 ler sık sık atlanmıştır QB QC kademelerinin QD kademesiyle aynı özelliklere sahip olduğu anlaşılmaktadır QD bir sonraki paketin SER ini sağa kademelendirir

Yukarıdaki tablo '299 un veri kağıdından düzenlenmiş ve 74ALS299 evrensel kaydırma/ saklama yazmacının operasyonlarının toparlanmış halidir tüm detaylar için yukarıdaki '299 linkini takip edin R,L,yükle çoklayıcı kapıları bir önceki "sola kaydır sağa kaydır" şekillerindeki gibi işlem yapar Farkı S1 ve S0 mod girişlerinin S1 ve S0 01 e 10 a ve 11 e ayarlayarak sola kaydırma, sağa kaydırma ve yüklemeyi yukarıdaki tabloda belirtildiği gibi seçmesidir Üçlü-kademeden paralel yükleme yolunda ufak bir farklılık vardır Aslında üçlü kademe tamponları S1 S0=11 tarafında I/O ver yolunu giriş olarak kullanılmak üzere deaktive eder Veri yolu benzer sinyaller demetidir girişler A ya uygulanır, B den H e (QA,QB den QH a aynı pinler gibi) ve çoklayıcıdaki yükle kapısına yönlenir, ve FF nin D girişine Veri zaman vuruşunda paralel yüklenir
Bekleme ile gösterilen yeni bir AND kapısı S1 S0 = 00 ile aktive edilir beklemeQ çıkışından geri bekleme kapısına oradan da FF in D girişine olan yolu olan yolu aktive eder S1 S0 = 00 moduyla sonuç, çıkış herbir zaman darbesiyle tekrar yüklenir veri tutulur Bu tabloda toparlanarak gösterilmiştir kapısı FF in
QA,QB ordanda QH çıkışlarından veri okumak için, OE2', OE1'=00 ve mod S1 S0=00, 01, 10 tarafından üç kademeli tamponların aktif edilmesi gerekir load tan başka her mod İkinci tabloya bakınız

Soldaki paketteki sağa kaydırma verisi SR girişinde kaydırma yapar QHH' ile birleşir Bu çıkış üç-durumlu tamponlardan etkilenmez S1 S0 = 10 için sağa kaydırma sırası şu şekildedir: basamağından sağa kaydırılmış herhangi bir veri sağdaki Q
SR > QA > QB > QC > QD > QE > QF > QG > QH (QH')
Soldaki paketteki sola kaydırma verisi SL girişinde kaydırma yapar QAA' ile birleşir aynı zamanda üç-durumlu tamponlardan etkilenmez S1 S0 = 01 için sola kaydırma sırası şu şekildedir: basamağındaki sola kaydırılmış herhangi bir veri soldaki Q
(QA') QA < QB < QC < QD < QE < QF < QG < QH (QSL')
Üç-durumlu tamponların kapalı olduğu durumda kaydırma OE2' veya OE1' = 1 durumlarından biriyle olabilir Fakat yazmacın içeriğinin çıktıları erişilemez Tabloya bakınız

Yukarıda referans olması için paralel-giriş/paralel-çıkış 8-bitli evrensel kaydırma yazmacı ve üç-durumlu çıkışı olan SN74ALS299 için ANSI sembolü gösterilmiştir

ANSI sembolün açıklamalı versiyonu buradaki terminolojiyi aydınlatmak için gösterilmiştir (S0 S1) ANSI modunun daha önceki tabloda kullanılan (S1 S0) sırasına göre ters çevrilmiş olduğuna dikkat edin Bu onlu mod sayılarını (1 ve 2) ters çevirir Herhangi bir olayda bu uyuşmazlığı kopyalayarak resmi veri tablosuyla tamamen uyum içerisindeyiz
Pratik uygulamalar
Aşağıda uzak miniklavye blok diyagramı olan Alarm tekrar edilmiştir Daha önce miniklavye okuyucusunu ve uzaktaki ekranı farklı üniteler olarak oluşturmuştuk Şimdi evrensel kaydıran yazmaç kullanarak miniklavyeyi ve ekranı tek bir birim içinde birleştireceğiz Şekilde ayrı görülseler bile miniklavye ve ekranın her ikisi uzaktaki bir kutu içindedirler

Tek bir saat darbesinde klavyedeki veriyi kaydıran yazmaca paralel olarak yükleyeceğiz sonra ana alarm kutusuna göndereceğiz Aynı zamanda ana alarmın LED indeki veriyi uzaktaki kaydıran yazmaca gönderip LED leri yakacağız Aynı anda klavye bilgisini yazmaçtan çıkartırken LED bilgisini de kaydıran yazmaca göndermiş oluyoruz

Sekiz LED ve akım sınırlama dirençleri 74ALS299 evrensel kaydıran yazmacın sekiz I/O pinlerine bağlanır LED ler sadece S1=0 S0=0 ile Mod 3 esnasında sürülebilir OE1' ve OE2' üç durumlu aktifler 0, 1, 2 modlarıyla üç durumlu çıkışları sürekli olarak aktif yapmak için toplanır Bu LED lerin kayma esnasında yanmasına (yanıp sönme) neden olacaktır Eğer bu sorun ise EN1' ve EN2' sadece mod 3S1 ve S0 ile topraklanmalı ve paralel hale getirilmelidir de bekleyen LED lerin üç durumlu tamponlarını ve ışığını aktif hale getirmek için sırasıyla
Paralel yüklemede S0=1 0 a evirilir ve anahtar silicisini topraklamak için sekizli üç durumlu tamponları aktive eder Üstteki açık anahtar kontakları sekiz girişlide direnç-LED kombinasyonu ile yüksek mantığa çekilmiştir Herhangi bir anahtar kutusu düşük girişi kısaltacaktır Her iki S0 ve S1 yüksek olduğunda t0299 a paralel yükleriz Aşağıdaki dalga formlarına bakınız zamanında anahtar verisini

S0 düşüğe gittiğinde sekiz saatli (t0 den t8 e) kayan anahtar kutusu Qh' pini aracılığıyla 299 a veri gönderir Aynı zamanda yeni LED verisi aynı sekiz saat ile 299 un SR ında kaydırılır LED verisi anahtar kutu verisini kaydırma işlemleriyle değiştirir
t8 8 kayan saatten sonra S1 bekleme modu (S1 S0 = 00) vererek düşüğe gider Kaydıran yazmaçtaki veri T9, t10 vs gibi daha fazla saat olsa bile aynı kalır Dalga formları nereden geliyor? Bunlar eğer saat oranı 100 kHz in üzerinde değilse mikroişlemciler tarafından üretilir, bu durumda t8 den sonra herhangi bir saat üretmek uygunsuz olacaktır Eğer saat megahertz aralığında olursa sürekli çalışacaktır S1 ve S0 saati sayısal mantıktan üretilir, burada gösterilmemiştir